(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-222895 (P2000-222895A)

(43)公開日 平成12年8月11日(2000.8.11)


(51) Int.Cl.'		識別記号	F I					•	テーヤコード(多考)
G11C 1	16/02		G 1	1 C	17	//00		612F	
1	16/04							611E	
H01L 2	27/115							622E	
2	21/8247		Н0	1 L	27	/10		434	
2	29/788				29	/78		371	
		審査請	永譜 求	前又	段項	の数20	OL	(全 24 頁)	最終頁に続く
(21)出願番号		特顧平 11-266176	(71)	出質	ا	000003			
(22)出顧日		平成11年9月20日(1999.9.20)	(72)	発明	去	神奈川	県川崎	市幸区堀川町で	/2番地
(31) 優先権主	景番景	特顧平10-336162	\ \\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	<i>)</i> 474	Н		~~~		芝町1番地 株
(32)優先日	,	平成10年11月26日(1998.11.26)					• •		トロニクスセン
(33)優先権主	摂国	日本 (JP)				ター			
			(72)	発明	者	中村	寬		
						神奈川	果川崎	市幸区小向東	芝町1番地 株
						式会社	東芝マ	イクロエレク	トロニクスセン
						ター			
			(74)	代理	人	1000642	285		
						弁理士	佐藤	一雄(外)	3名)

(54) 【発明の名称】 不揮発性半導体記憶装置

(57)【要約】

【課題】 1NANDセルブロック内に複数の消去ブロックを設定可能としたNAND型EEPROMを提供する。

【解決手段】 メモリセルアレイのNANDセルブロック1は、複数のメモリセルトランジスタMCがビット線BLとソース線SLの間に直列接続されたNANDセルにより構成される。NANDセルのビット線BLとソース線SLの間にはそれぞれ選択トランジスタSST、GSTが設けられている。NANDセルのなかの連接するこつのメモリトランジスタMC15とMC16の間には、ブロック分離選択トランジスタSTが設けられて、NANDセルブロック1が二つのメモリセルユニットMU0、MU1に分割されている。これらのメモリセルユニットの一つを選択して消去単位として、消去単位でのデータの一括消去と、ページ単位のデータ書き込みが行われる。



【特許請求の範囲】

【請求項1】第1の信号線と、

第2の信号線と、

これら第1の信号線と第2の信号線の間に電気的書き換 え可能なメモリセルを複数個直列接続して構成されたN ANDセルと、

このNANDセルを複数ブロックに分割するためにNA NDセル内の所定の隣接メモリセルの間に介在させたブ ロック分離選択トランジスタと、を有することを特徴と する不揮発性半導体記憶装置。

【請求項2】ワード線により選択される電気的書き換え 可能なメモリセルが第1の信号線と第2の信号線の間に それぞれ選択トランジスタを介して複数個直列接続され てNANDセルを構成して、複数のNANDセルが配列 されたメモリセルアレイと、

アドレスにより前記メモリセルアレイのメモリセル選択 を行うアドレスデコーダと、

前記メモリセルアレイからの読み出しデータをセンス し、前記メモリセルアレイへの書き込みデータをラッチ する機能を有するセンスアンプ回路と、

前記メモリセルアレイへのデータ書き込み、消去及び読 み出しの制御を行う制御回路とを備え、

前記メモリセルアレイは、各NANDセル内の所定の隣 接メモリセルの間に介在させたブロック分離選択トラン ジスタにより複数のメモリセルユニットに分割されてい ることを特徴とする不揮発性半導体記憶装置。

【請求項3】前記メモリセルアレイのデータ書き換え 時、前記複数のメモリセルユニットの一つを消去単位と して選択してデータ消去がなされ、1本のワード線に沿 った複数のメモリセルの所定範囲を1ページとしてデー 30 タ書き込みがなされることを特徴とする請求項2記載の 不揮発性半導体記憶装置。

【請求項4】前記データ消去は、

選択されたメモリセルユニットの全ワード線に接地電位 を与え、

非選択のメモリセルユニットの全ワード線、前記第1の 信号線側及び第2の信号線側の選択トランジスタ及び前 記ブロック分離選択トランジスタのゲートにそれぞれつ ながる選択ゲート線をフローティングとし、且つ前記メ る、ことにより行われる請求項3記載の不揮発性半導体 記憶装置。

【請求項5】前記データ書き込みは、

書き込むべきデータ"0", "1"に応じて第1の信号 線に接地電位、電源電位を与え、

選択されたメモリセルユニット内の非選択ワード線にメ モリセルを導通させるパス電圧を与え、

非選択のメモリセルユニットの全ワード線、及び非選択 のメモリセルユニットと前記選択されたメモリセルユニ ットの間の前記ブロック分離選択トランジスタのゲート 50 Dセルブロックと、

につながる選択ゲート線にメモリセルを導通させる前記 パス電圧より低い読み出し電圧を与え、

前記選択されたメモリセルユニットの選択ワード線に前 記パス電圧より高い書き込み電圧を与える、ことにより 行われる請求項3記載の不揮発性半導体記憶装置。

【請求項6】前記メモリセルアレイは、各NANDセル 内の所定の隣接メモリセルの間に介在させた 2 - - 1 (n:正の整数)個のブロック分離選択トランジスタに より、2 個のメモリセルユニットに分割されているこ 10 とを特徴とする請求項2記載の不揮発性半導体記憶装 置、

【請求項7】各メモリセルユニットが同数のメモリセル を含むことを特徴とする請求項6記載の不揮発性半導体 記憶装置。

【請求項8】各メモリセルユニットが異なる数のメモリ セルを含むことを特徴とする請求項6記載の不揮発性半 導体記憶装置。

【請求項9】前記アドレスデコーダのなかのワード線駆 動回路は、前記メモリセルアレイのワード線方向の両端 20 部に、1乃至2メモリセルユニット毎に振り分けて配置 されていることを特徴とする請求項2記載の不揮発性半 導体記憶装置。

【請求項10】それぞれ異なるワード線により選択され る電気的書き換え可能な複数のメモリセルがビット線に 直列接続されてNANDセルを構成し、ワード線方向に 並ぶ複数のNANDセルがNANDセルブロックを構成 し、且つ各NANDセルの所定の隣接メモリセルの間に 介在させたブロック分離選択トランジスタにより前記N ANDセルブロックが複数のメモリセルユニットに分割 されたメモリセルアレイと、

アドレスにより前記メモリセルアレイのメモリセル選択 を行うアドレスデコーダと、

前記メモリセルアレイからの読み出しデータをセンス し、前記メモリセルアレイへの書き込みデータをラッチ する機能を有するセンスアンプ回路と、

前記複数のメモリセルユニットの一つを消去単位として 選択してそのメモリセルユニット内のデータを一括消去 し、1本のワード線に沿った複数のメモリセルの所定範 囲を1ページとしてデータ書き込みを行うデータ書き換 モリセルアレイが形成された基板領域に消去電圧を与え 40 え手段と、を備えたことを特徴とする不揮発性半導体記 憶装置。

> 【請求項11】前記複数ブロック間の少なくとも2つ以 上の前記ブロック分離選択トランジスタのゲートが共通 接続されていることを特徴とする請求項1記載の不揮発 性半導体記憶装置。

【請求項12】第1および第2の信号線と、

第1および第2の選択トランジスタと、

各々が、電気的に書き換え可能なメモリセルを複数個直 列接続して構成された第1乃至第n(n≦3)のNAN

3

第1乃至第 (n-1)のブロック分離選択トランジスタと、

を備え、

前記第1の信号線に前記第1の選択トランジスタが接続 され、

前記第1の選択トランジスタに前記第1のNANDセルブロックが接続され、

第i(1≦i≦n−1)のNANDセルブロックに第i のブロック分離選択トランジスタが接続され、

第i(1≦i≦n-1)のブロック分離選択トランジス 10 夕に第(i+1)のNANDセルブロックが接続され、 第nのNANDセルブロックに第2の選択トランジスタ が接続され、

第2の選択トランジスタに第2の信号線が接続され、 前記第1乃至第nのブロック分離選択トランジスタのう ち、少なくとも2つのブロック分離選択トランジスタの ゲートが共通接続されていることを特徴とする不揮発性 半導体記憶装置。

【請求項13】前記第1および第2の選択トランジスタのゲートは、多結晶シリコン、多結晶シリコンとシリサ 20イドとの積層体、若しくは金属電極から構成され、

前記第1乃至第(n-1)のブロック分離選択トランジスタのゲートは多結晶シリコン、多結晶シリコンとシリサイドとの積層体、若しくは金属電極から構成されていることを特徴とする請求項12記載の不揮発性半導体記憶装置。

【請求項14】第1および第2の信号線と、

第1および第2の選択トランジスタと、

各々が電気的に書き換え可能な第1乃至第nのメモリセルと、

第1乃至第(n-1)のブロック分離選択トランジスタ と、

を備え、

前記第1の信号線に前記第1の選択トランジスタが接続 され、

前記第1の選択トランジスタに前記第1のメモリセルが 接続され、第i (1≤i≤n-1)のメモリセルに第i のブロック分離選択トランジスタが接続され、

第i ($1 \le i \le n-1$) のブロック分離選択トランジスタに第 (i+1) のメモリセルが接続され、

第nのメモリセルに第2の選択トランジスタが接続され、

第2の選択トランジスタに第2の信号線が接続され、 前記第1乃至第nのブロック分離選択トランジスタのう ち、少なくとも2つのブロック分離選択トランジスタの ゲートが共通接続されていることを特徴とする不揮発性 半導体記憶装置。

【請求項15】前記第1および第2の選択トランジスタ のゲートは、多結晶シリコン、多結晶シリコンとシリサ イドとの積層体、若しくは、金属電極から構成され、 前記第1乃至第(n-1)のブロック分離選択トランジスタのゲートは、多結晶シリコン、多結晶シリコンとシリサイドとの積層体、若しくは、金属電極から構成されていることを特徴とする請求項14記載の不揮発性半導体記憶装置。

【請求項16】前記第1乃至第(n-1)のブロック分離選択トランジスタのゲート電圧はそれぞれが常に等しい電圧に制御されることを特徴とする請求項12または13記載の不揮発性半導体記憶装置。

【請求項17】前記第1乃至第(n-1)のブロック分離選択トランジスタのゲート電圧はそれぞれが常に等しい電圧に制御されることを特徴とする請求項14または15記載の不揮発性半導体記憶装置。

【請求項18】 データ書き込み時に、

前記第1の選択トランジスタおよび前記第1乃至第(n-1)のブロック分離選択トランジスタのゲートには、電源電圧Vcc若しくはそれ以上の読み出し電圧Vreadが印加され、

前記第2の選択トランジスタのゲートには、接地電圧V の ssが印加されることを特徴とする請求項16または1 7記載の不揮発性半導体記憶装置。

【請求項19】前記第1の信号線はビット線で、

前記第2の信号線はセルソース線であることを特徴とする請求項11乃至18のいずれかに記載の不揮発性半導体記憶装置。

【請求項20】前記メモリセルは浮遊ゲートと、

前記浮遊ゲート上に絶縁膜を介して形成された制御ゲートと、

を有する二層のスタック構造からなる電気的書き換え可 30 能なメモリセルであることを特徴とする請求項11乃至 19のいずれかに記載の不揮発性半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、電気的書き換え 可能な複数のメモリセルを直列接続してNANDセル (メモリセルストリング)を構成してなる不揮発性半導 体記憶装置 (EEPROM) に関する。

[0002]

【従来の技術】電気的書き換えを可能としたEEPROMとして、従来より、NANDセル型EEPROMが知られている。NANDセル型EEPROMの1つのメモリセルは、半導体基板上に絶縁膜を介して浮遊ゲート(電荷蓄積層)と制御ゲートが積層されたスタック構造のトランジスタを有する。複数個のメモリセルは、隣接

のトランジスタを有する。複数個のメモリセルは、隣接するもの同士でソース・ドレインを共有する形で直列接続されてNANDセルを構成する。このようなNANDセルがマトリクス配列されてメモリセルアレイが構成される。

【0003】メモリセルアレイの列方向に並ぶNAND 50 セルの一端側のドレインは、選択トランジスタを介して

ビット線に共通接続され、他端側ソースはやはり選択ト ランジスタを介して共通ソース線に接続される。メモリ セルトランジスタのワード線及び選択トランジスタのゲ ート電極は、メモリセルアレイの行方向にそれぞれワー ド線(制御ゲート線)、選択ゲート線として共通接続さ ns.

【0004】このようなNANDセル型EEPROM は、例えば次のような文献の、②により知られている。 [0005] O K. -D. Suh et al., "A 3.3V 32Mb NAN D Flash Memory with IncrementalStep Pulse Programm 10 ing Scheme," IEEE J. Solid-State Circuits, Vol.30, pp.1149-1156, Nov.1995

Y. Iwata et al., "A 35ns Cycle Time 3.3V Only 3 2Mb NAND Flash EEPROM." IEEE J. Solid-State Circui ts, Vol.30, pp.1157-1164, Nov.1995.図18は、NA NDセル型EEPROMのメモリセルアレイのひとつの NANDセルブロックの構成を示している。複数個のメ モリセルMは、それらのソース、ドレインを隣接するも の同士で共有する形で直列接続されてNANDセルが構 成される。NANDセルの一端は選択トランジスタS1 20 を介してビット線BLに、他端はやはり選択トランジス タS2を介して共通接地線に接続される。 図18の横方 向に並ぶメモリセルMの制御ゲートは、共通にワード線 WLに接続される。選択トランジスタS1, S2のゲー トも同様に選択ゲート線SSL、GSLに共通接続され る.一つのワード線により駆動されるNANDセルの範 囲がNANDセルブロックを構成している。

【0006】通常、この様なNANDセルブロックがビ ット線方向に複数個配置されてメモリセルアレイが構成 される。各NANDセルブロックはデータ消去の単位と 30 なっていわゆる一括消去が行われる。またNANDセル ブロック内のひとつの選択されたワード線に沿うメモリ セル列は1ページと呼ばれ、1ページがデータ読み出し 及び書き込みの単位となる。

【0007】メモリセルMは、例えばnチャネルの場 合、浮遊ゲートに電子が注入されたしきい値が正の状態 (Eタイプ状態)と、浮遊ゲートの電子が放出されたし きい値が負の状態 (Dタイプ状態) とを二値に対応させ ることにより、データ記憶を行う。例えば、Dタイプ状 態が"1"データの保持状態(消去状態)、Eタイプ状 40 態が"0"データ保持状態(書き込み状態)というよう に定義される。また、"1" データを保持しているメモ リセルのしきい値を正方向にシフトさせて "0" データ を保持した状態に移行させる動作が「書き込み動作」、 "0" データを保持しているメモリセルのしきい値を負 方向にシフトさせて"1"データを保持した状態に移行 させる動作が「消去動作」というように定義される。こ の明細書では、以下の説明をこの定義に従って行う。 【0008】図19は、メモリセルアレイの選択された

き込み動作の各部電位関係を示している。消去動作で は、選択されたNANDセルブロックの全ワード線をO V、選択ゲート線SSL, GSL及びピット線BLをフ ローティング (F) とし、メモリセルのP型ウェルに高 い正の消去電圧Vera (例えば、3ms、21Vの消 去パルス)を与える。その結果、選択ブロックでは、ウ ェルとワード線の間に消去電圧がかかり、浮遊ゲートの 電子がFN(Fowler-Nordheim)トンネル電流によりウ ェルに放出される。これにより、そのNANDセルブロ ック内のメモリセルは"1"の消去状態になる。

6

【0009】このとき、非選択のNANDセルブロック では、フローティング状態のワード線とウェルとの容量 カップリングにより、消去パルスの影響を受けない。カ ップリング比は、フローティング状態のワード線に接続 される容量から計算される。実際には、ポリシリコンの ワード線とセル領域のPウェルとの容量が全容量に対し て支配的であり、実測結果から求めたカップリング比は 約0.9と大きく、これがFNトンネル電流が流れるの を妨げる。消去ベリファイ(検証)は選択ブロック内の 全てのメモリセルのしきい値電圧が例えば-1 V以下に なったかどうかによって判定される。

【0010】データ読み出し動作は、選択ワード線に0 V、非選択ワード線及び選択ゲート線に一定の読み出し 電圧Vread(しきい値によらず、チャネルを導通さ せるに必要な電圧)を与え、選択されたメモリセルの導 通の有無によるビット線BLの電位変化を読むことによ り行われる。

【0011】データ書き込み動作は、選択ワード線に正 の高い書き込み電圧Vpgm、非選択ワード線にはパス 電圧Vpass、ビット線側の選択ゲート線SSLにV cc、共通ソース線側の選択ゲート線GSLにVss= OVを与え、"O"を書き込むべきビット線BLにVs s、書き込み禁止(即ち"1"の消去状態に保つべき) ビット線BLにVccを与えることにより行われる。こ のとき、Vssが与えられたビット線につながる選択メ モリセルでは、チャネル電位がVssに保持され、制御 ゲートとチャネル間の大きな電界がかかって、チャネル から浮遊ゲートにトンネル電流による電子注入が生じ る。同じビット線につながるVpassが与えられた他 の非選択メモリセルでは、書き込みに十分に電界がかか らず、書き込みは行われない。

【0012】 Vccが与えられたビット線に沿うメモリ セルでは、NANDセルのチャネルはVcc又はVcc -Vth(Vthは選択トランジスタのしきい値電圧) に予備充電されて選択トランジスタがカットオフする。 そして制御ゲートに書き込み電圧Vpgm及びパス電圧 Vpassが与えられると、フローティングとなってい るNANDセルのチャネルと、Vpgm又はVpass が与えられた制御ゲートとの容量結合によりチャネル電 NANDセルブロックでのデータ消去、読み出し及び書 50 位は上昇して、電子注入が起こらない。

【0013】以上のようにして、Vssが与えられたビ ット線とVpgmが与えられた選択ワード線の交差部の メモリセルでのみ、電子注入が行われて"0"書き込み がなされる。選択ブロック内の書き込み禁止のメモリセ ルにおいては、上述のようにチャネル電位がワード線と チャネルとの容量結合によって決定されるから、書き込 み禁止電位を十分に高くするためには、チャネルの初期 充電を十分に行うことおよびワード線とチャネル間の容 量カップリング比を大きくすることが重要となる。

【0014】ワード線とチャネル間のカップリング比B 10 は、B = Cox/(Cox+Cj)により算出される。 ここで、Coxはワード線とチャネルとの間のゲート容 量の総和、Cjはメモリセルトランジスタのソースおよ びドレインの接合容量の総和である。また、NANDセ ルのチャネル容量とは、これらゲート容量の総和Cox と接合容量の総和Cjの合計となる。さらに、その他の 容量である選択ゲート線とソースのオーバラップ容量 や、ビット線とソースおよびドレインとの容量等は全チ ャネル容量に比べて非常に小さいため、ここでは無視し ている。

[0015]

【発明が解決しようとする課題】以上に説明したNAN D型EEPROMにおいては、従来より平面方向(デザ イン・ルール) のスケーリングは行われているが、これ に対応した深さ方向(酸化膜厚)のスケーリングは行わ れていない。具体的に、トンネル酸化膜の膜厚は、16 M、32M、64M、256MピットNAND型EEP ROMで10nmとほぼ一定である。そしてトンネル酸 化膜の膜厚が一定であれば、トンネル酸化膜にかかる電 定電圧を維持しなければならず、低電圧化できない。ト ンネル酸化膜の膜厚について、プロセス技術者によりさ らに薄膜化することが試みられてはいるが、例えば、5 nmの酸化膜は実現していない。また、書き換え電圧を 低電圧化させるには、制御ゲートと浮遊ゲート間の容量 を増大させ、カップリング比を大きくすれば良い。しか し、これも、制御ゲートと浮遊ゲート間の酸化膜を薄膜 化させる必要があったり、制御ゲートと浮遊ゲートの間 のキャパシタ面積を増やすなどの工夫が必要であり、容 易には成し遂げ得ない。

【0016】結局、NAND型EEPROMでは、16 Mから256Mビットまで書き換え電圧として20V程 度の高電圧が必要となっている。このため、その高電圧 をワード線に駆動するロウデコーダのトランジスタを高 耐圧トランジスタで設計しなくてはならない。高耐圧ト ランジスタは、周辺回路の通常のトランジスタよりもデ ザイン・ルールを緩くして、トランジスタ内の各部の寸 法を長くすることにより、加わる電界を弱める工夫が成 されている。例えば、0.25 μmルールで設計した2 56MビットNAND型EEPROMの場合、この高耐 50

圧トランジスタは、周辺回路の通常のトランジスタより もデザイン・ルールを数倍大きくしている。そして、2 56MビットNAND型EEPROMの16個のメモリ セルと2個の選択トランジスタから成る1つのNAND ストリングのピッチ (長さ) は、8.5µmであり、そ のピッチに2個以上の高耐圧トランジスタは配置でき ず、1個の高耐圧トランジスタを配置するのが限界とな っている。

【0017】例えば、次世代1GビットNAND型EE PROMでは、0.15µmのデザイン・ルールが適用 された場合、この1つのNANDストリングのピッチ は、約5 u m程度になる。また、縦方向のスケーリング がやはり困難であったとすると、上述した理由により書 き換え電圧を低くすることができない。従って、現在の 16個のメモリセルトランジスタと2個の選択トランジ スタから成る1つのNANDストリングのピッチには、 サイズの大きいワード線駆動用の高耐圧トランジスタを 配置できない。このため、例えば、1つのNANDスト リングの直列接続のメモリセルトランジスタの数を増や 20 し、例えば、32個のメモリセル構成とか、64個のメ モリセル構成とかして、1つのNANDストリングのピ ッチを大きくしなければならなくなる。

【0018】しかし、単に1つのNANDストリング内 のメモリセルトランジスタの個数を増やすと、同時に消 去ブロックサイズが増えてしまう。それは、従来のNA ND型EEPROMでは、NANDストリング (NAN Dセル)を1ブロックとし、ブロック単位での消去しか 許されなかったためである。NANDセルブロック単位 での消去しか許されない理由は、次の通りである。例え 界を一定にするために、メモリセルの書き換え電圧も一 30 ば、16個のメモリセルからなるNANDストリングを 8個ずつのメモリセルを書き換えの単位である1ブロッ クとし、下部ブロックを何度も選択して書き換えたとす る。そうすると、上部ブロックのワード線にはパス電圧 Vpassのストレスが加わり、書き換えが多数回に及 ぶと、非選択ブロックのしきい値電圧も変化してしま ì.

> 【0019】この消去ブロックのサイズは、16Mビッ トNAND型EEPROMでは、4Kバイト、32Mビ ットNAND型EEPROMでは、8Kバイト、256 40 MビットNAND型EEPROMでは、16Kバイトと 大容量化に伴い、徐々に大きくはなっている。しかし、 例えば、デジタルカメラのフィルム媒体にNAND型E EPROMを使用した場合、コンパティビリティを保つ ために急激なブロックサイズの増大はしたくないという 要請もある。 したがって、 大容量の1 GビットNAND 型EEPROMでも、256MビットNAND型EEP ROMと同様に消去ブロックサイズを16Kバイトとす る必要が出てくる。

【0020】この発明は、上記事情を考慮してなされた もので、1つのNANDセルブロック内に複数の消去単

位を設定可能としたNAND型EEPROMを提供する ことを目的としている。

[0021]

【課題を解決するための手段】この発明による不揮発性 半導体記憶装置の第1の態様は、第1の信号線と、第2 の信号線と、これら第1の信号線と第2の信号線の間に 電気的書き換え可能なメモリセルを複数個直列接続して 構成されたNANDセルと、このNANDセルを複数ブ ロックに分割するためにNANDセル内の所定の隣接メ モリセルの間に介在させたブロック分離選択トランジス 10 タと、を有することを特徴とする。

【0022】なお、この発明においては、複数ブロック 間の少なくとも2つ以上のブロック分離選択トランジス タのゲートが共通接続されていても良い。

【0023】また、この発明による不揮発性半導体記憶 装置の第2の態様は、ワード線により選択される電気的 書き換え可能なメモリセルが第1の信号線と第2の信号 線の間にそれぞれ選択トランジスタを介して複数個直列 接続されてNANDセルを構成して、複数のNANDセ . ルが配列されたメモリセルアレイと、アドレスにより前 20 記メモリセルアレイのメモリセル選択を行うアドレスデ コーダと、前記メモリセルアレイからの読み出しデータ をセンスし、前記メモリセルアレイへの書き込みデータ をラッチする機能を有するセンスアンプ回路と、前記メ モリセルアレイへのデータ書き込み、消去及び読み出し の制御を行う制御回路とを備え、前記メモリセルアレイ は、各NANDセル内の所定の隣接メモリセルの間に介 在させたブロック分離選択トランジスタにより複数のメ モリセルユニットに分割されていることを特徴とする。

【0024】なお、この発明において、具体的には、前 30 記メモリセルアレイのデータ書き換え時、前記複数のメ モリセルユニットの一つを消去単位として選択してデー 夕消去がなされ、1本のワード線に沿った複数のメモリ セルの所定範囲を 1ページとしてデータ書き込みがなさ れる。

【0025】 なおこの発明において、データ消去は、選 択されたメモリセルユニットの全ワード線に接地電位を 与え、非選択のメモリセルユニットの全ワード線、前記 第1の信号線側及び第2の信号線側の選択トランジスタ 及び前記ブロック分離選択トランジスタのゲートにそれ 40 ぞれつながる選択ゲート線をフローティングとし、且つ 前記メモリセルアレイが形成された基板領域に消去電圧 を与えることにより行われる。

【0026】なおこの発明において、データ書き込み は、書き込むべきデータ"0", "1"に応じて第1の 信号線に接地電位、電源電位を与え、選択されたメモリ セルユニット内の非選択ワード線にメモリセルを導通さ せるパス電圧を与え、非選択のメモリセルユニットの全 ワード線、及び非選択のメモリセルユニットと前記選択 されたメモリセルユニットの間の前記ブロック分離選択 50 第1のNANDセルブロックが接続され、第i(1≤i

トランジスタのゲートにつながる選択ゲート線にメモリ セルを導通させる前記パス電圧より低い読み出し電圧を 与え、前記選択されたメモリセルユニットの選択ワード 線に前記パス電圧より高い書き込み電圧を与えることに より行われる。

10

【0027】なおこの発明において、具体的には、前記 メモリセルアレイは、各NANDセル内の所定の隣接メ モリセルの間に介在させた2º-1 (n:正の整数)個 のブロック分離選択トランジスタにより、2 個のメモ リセルユニットに分割される。この場合、各メモリセル ユニットが同数のメモリセルを含むようにしてもよい し、或いは異なる数のメモリセルを含むようにしてもよ

【0028】なおこの発明において好ましくは、前記ア ドレスデコーダのなかのワード線駆動回路は、前記メモ リセルアレイのワード線方向の両端部に、1乃至2メモ リセルユニット毎に振り分けて配置される。

【0029】また、この発明による不揮発性半導体記憶 装置の第3の態様は、それぞれ異なるワード線により選 択される電気的書き換え可能な複数のメモリセルがビッ ト線に直列接続されてNANDセルを構成し、ワード線 方向に並ぶ複数のNANDセルがNANDセルブロック を構成し、且つ各NANDセルの所定の隣接メモリセル の間に介在させたブロック分離選択トランジスタにより 前記NANDセルブロックが複数のメモリセルユニット に分割されたメモリセルアレイと、アドレスにより前記 メモリセルアレイのメモリセル選択を行うアドレスデコ ーダと、前記メモリセルアレイからの読み出しデータを センスし、前記メモリセルアレイへの書き込みデータを ラッチする機能を有するセンスアンプ回路と、前記複数 のメモリセルユニットの一つを消去単位として選択して そのメモリセルユニット内のデータを一括消去し、1本 のワード線に沿った複数のメモリセルの所定範囲を1ペ ージとしてデータ書き込みを行うデータ書き換え手段 と、を備えたことを特徴とする。

【0030】この発明によると、NANDセル内のブロ ック分離選択トランジスタを介在させることによって、 1NANDセルブロック内に複数の消去ブロックを設定 することが可能であり、消去ブロックサイズを増やすこ となく、1 NANDストリング内のメモリセルの個数を 増やすことを可能となる。

【0031】また、この発明による不揮発性半導体記憶 装置の第4の態様は、第1および第2の信号線と、第1 および第2の選択トランジスタと、各々が、電気的に書 き換え可能なメモリセルを複数個直列接続して構成され た第1乃至第n(n≤3)のNANDセルブロックと、 第1乃至第 (n-1) のブロック分離選択トランジスタ と、を備え、前記第1の信号線に前記第1の選択トラン ジスタが接続され、前記第1の選択トランジスタに前記

≤n-1)のNANDセルブロックに第iのブロック分 離選択トランジスタが接続され、第ⅰ(1≦i≦n-1)のブロック分離選択トランジスタに第(i+1)の NANDセルブロックが接続され、第nのNANDセル ブロックに第2の選択トランジスタが接続され、第2の 選択トランジスタに第2の信号線が接続され、前記第1 乃至第nのブロック分離選択トランジスタのうち、少な くとも 2つのブロック分離選択トランジスタのゲートが 共通接続されていることを特徴とする。

【0032】また、この発明による不揮発性半導体記憶 10 装置の第5の態様は第1および第2の信号線と、第1お よび第2の選択トランジスタと、各々が電気的に書き換 え可能な第1乃至第nのメモリセルと、第1乃至第(n -1)のブロック分離選択トランジスタと、を備え、前 記第1の信号線に前記第1の選択トランジスタが接続さ れ、前記第1の選択トランジスタに前記第1のメモリセ ルが接続され、第i (1≤i≤n-1) のメモリセルに 第iのブロック分離選択トランジスタが接続され、第i $(1 \le i \le n-1)$ のブロック分離選択トランジスタに 第(i+1)のメモリセルが接続され、第nのメモリセ 20 ルに第2の選択トランジスタが接続され、第2の選択ト ランジスタに第2の信号線が接続され、前記第1乃至第 nのブロック分離選択トランジスタのうち、少なくとも 2つのブロック分離選択トランジスタのゲートが共通接 **続されていることを特徴とする。**

【0033】なお、第4および第5の態様において前記 第1および第2の選択トランジスタのゲートは、多結晶 シリコン、多結晶シリコンとシリサイドとの積層体、若 しくは金属電極から構成され、前記第1乃至第 (n-1)のブロック分離選択トランジスタのゲートは多結晶 30 A′、B-B′断面を示している。p型シリコン基板1 シリコン、多結晶シリコンとシリサイドとの積層体、若 しくは金属電極から構成されていても良い。

【0034】なお、第4および第5の態様において、前 記第1および第2の選択トランジスタのゲートは、多結 晶シリコン、多結晶シリコンとシリサイドとの積層体、 若しくは、金属電極から構成され、前記第1乃至第(n -1)のブロック分離選択トランジスタのゲートは、多 結晶シリコン、多結晶シリコンとシリサイドとの積層 体、若しくは、金属電極から構成されるように構成して も良い。

【0035】なお、データ書き込み時に、前記第1の選 択トランジスタおよび前記第1乃至第(n-1)のブロ ック分離選択トランジスタのゲートには、電源電圧Vc c若しくはそれ以上の読み出し電圧Vreadが印加さ れ、前記第2の選択トランジスタのゲートには、接地電 圧Vssが印加されるように構成しても良い。

【0036】なお、前記第1の信号線はビット線で、前 記第2の信号線はセルソース線であることが好ましい。 【0037】なお、前記メモリセルは浮遊ゲートと、前 記浮遊ゲート上に絶縁膜を介して形成された制御ゲート 50 T, STとメモリセルトランジスタMCとはゲート酸化

12 と、を有する二層のスタック構造からなる電気的書き換 え可能なメモリセルであることが好ましい。

[0038]

【発明の実施の形態】第1の実施の形態

図1は、この発明の第1の実施の形態によるNAND型 EEPROMのメモリセルアレイの1つのNANDセル ブロック1のメモリセルアレイの等価回路を示してい る。この例では、ビット線BLの本数として528バイ ト((512+16)×8=4224本)を例にとり、 示している。この実施の形態では、1つのNANDセル は32個のメモリセルトランジスタMC0~MC31に より構成されている。メモリセルトランジスタMCO~ MC31はビット線BLとソース線SLの間に直列接続 される。ビット線BLとメモリトランジスタMCOの間 には選択トランジスタSSTが設けられ、ソース線SL とメモリセルトランジスタMC31の間にも同様に選択 トランジスタGSTが設けられている。

【0039】この実施の形態においては、上述した二つ の選択トランジスタSST, GSTの他に、1つのNA NDセルを2分割する形でブロック分離のための選択ト ランジスタSTが設けられている。即ち、隣接するメモ リセルトランジスタMC15とMC16の間にブロック 分離選択トランジスタSTを介在させることにより、N ANDブロック1が二つのメモリユニットMUO, MU 1に分割されている。この2分割されたメモリユニット MUO、MU1がそれぞれデータ消去の単位ブロックサ イズとなる。

【0040】図2は、NANDセルブロック1のレイア ウトであり、図3及び図4はそれぞれ、図2のA-

0のメモリセルアレイ領域にはn型ウェル11が形成さ れ、このn型ウェル11内にはp型ウェル12が形成さ れ、このp型ウェル12には素子分離絶縁膜13により 素子領域が区画されている。 素子領域にトンネル酸化膜 14を介して浮遊ゲート15が各メモリセルトランジス タ毎に形成され、この上に層間ゲート絶縁膜16を介し て制御ゲート17が形成されている。

【0041】制御ゲート17は、図2に示すように行方 向に連続的に配設されて、これがワード線WLとなる。 制御ゲート17をマスクとしてイオン注入を行うことに

より、ソース、ドレイン拡散層21が形成されている。 図3では、選択トランジスタSST、STは、メモリセ ルトランジスタMCと同様の構造として示しているが、 図4の断面に対応する断面では、浮遊ゲート15に対応 する層と制御ゲート17に対応する層とが、所定箇所で 共通接続されて連続的に配設されて、選択ゲート線SS L、STLとなる。ソース側の選択トランジスタGST も同様であり、そのゲートは連続的に配設されて、選択 ゲート線GSLとなる。ここで、選択トランジスタSS

膜厚を異ならせてもよい。

【0042】ページ書き込み/読み出し機能を持つNA ND型EEPROMとしての全体ブロック構成は、図5 のようになる。 図示のように、メモリセルアレイ51 と、外部から入力されたアドレスに基いてメモリセルア レイ51のワード線を選択駆動するロウデコーダ52 と、メモリセルアレイ51のビット線BLに接続され る、入出力データのラッチ機能を持つセンスアンプ回路 53とを有する。センスアンプ回路53にはカラムゲー ト55が接続され、カラムデコーダ54により外部から 10 入力されたアドレスに基いてカラムゲート55を制御す ることで、対応するビット線およびセンスアンプ回路が 選択される。

【0043】センスアンプ回路53は、カラムゲート5 5を介してデータ入出力 (I /O) バッファ58に接続 される。書き込み動作や消去動作に必要な高電圧を供給 するために昇圧回路56が設けられ、またメモリセルア レイ51へのデータ書き込み、消去及び読み出しの制御 信号を生成してチップ内部を制御するとともに外部との インターフェースをとるための制御回路57が設けられ 20

【0044】ロウデコーダ52は、データの書き込み 時、消去時およびデータの読み出し時にそれぞれアドレ ス信号に基づいて複数のワード線WLを選択駆動するも のであり、そのワード線ドライバには、所要の電圧が供 給される。センスアンプ回路53は、読み出し時にビッ ト線データをセンスする機能、書き込み時に外部からロ ードされるデータを保持するデータラッチ機能、書き込 み及び消去の際にビット線BLに対して所要の電圧をそ れぞれ選択的に供給する機能を有する。

【0045】制御回路57には、NANDセルに対する 消去/消去ベリファイ、書き込み/書き込みベリファ イ、及び読み出し動作を制御するためのシーケンス制御 手段(例えばプログラマブルロジックアレイ)が含まれ ている。

【0046】図6は、センスアンプ回路53のなかの一 つのセンスアンプの構成を示している。センスアンプ は、入出力が交差接続されたインバータ I 1, I 2 によ り構成されたデータラッチ回路61を主体とする。この ラッチ回路61の一方のノードQbはセンス用NMOS 40 トランジスタM12と活性化用NMOSトランジスタM 13を介して接地される。センス用NMOSトランジス タM12のゲートがセンスノードNsenseである。 センスノードNsenseは、トランスファゲートNM OSトランジスタM1を介してビット線BLiに接続さ れている。

【0047】ラッチ回路61の他方のノードQは、リセ ット用NMOSトランジスタM4を介してセンスノード Nsenseに接続され、またカラム選択NMOSトラ ンジスタM11を介して入出力バッファに接続されてい 50 込み (即ち、"1"データの消去状態を保つ書き込み禁

る。センスノードNsenseにはまた、センスノード NsenseをプリチャージするためのNMOSトラン ジスタM2、及びディスチャージするためのNMOSト ランジスタM3が設けられている。

14

【0048】次に、この実施の形態によるNAND型E EPROMのデータ消去、書き込み、及び読み出しの動 作を順次説明する。

【0049】図7は、データ消去動作での各部のバイア ス電位関係を示している。前述のように、従来のNAN D型EEPROMでは1つのNANDセルブロックが消 去単位となるのに対し、この実施の形態では、図1に示 すメモリユニットMUO, MU1がそれぞれ消去単位と なる。図7では、下部メモリユニットMU1を選択プロ ック、上部メモリユニットMUOを非選択ブロックとし たデータ消去動作の例を示している。

【0050】即ち、図1において、ワード線WLO~W L15の範囲を非選択ブロック、WL16~WL31の 範囲を選択ブロックとする。消去動作が開始されると、 消去する選択ブロックのワード線WL16~WL31に は、Vss(OV)が印加され、非選択ブロックのワー ド線WL0~WL15および選択ゲート線SSL、GS L, STLはフローティング状態にされる。この状態 で、メモリセルアレイのpウェル(p-well)に消 去電圧Vera (20V)が印加される。

【0051】このとき、非選択ブロックのワード線WL 0~WL15および選択ゲート線SSL、STL、GS Lはpウェルとの容量結合により、 $\alpha \times Ve$ raに昇圧 される。 α は約0.9であるから、18V程度まで上が る。また、ビット線BLO、BL1、およびソース線S 30 Lはpウェルとビット線コンタクト部のn+型拡散層お よびソース線SL部のn+型拡散層とのPN接合が順バ イアス状態となり、Vera-Vffまで上昇する。Vf はPN接合のビルトイン・ポテンシャルであり、約0. 7Vであるから、ビット線BLO、BL1及びソース線 SLは約19.3V程度となる。従って、非選択ブロッ クのワード線WLO~WL15に沿ったメモリセルトラ ンジスタでは、消去動作は起こらない。

【0052】選択ブロックのワード線WL16~WL3 1に沿ったメモリセルトランジスタでは、基板領域にV era、制御ゲートにVssが印加されているため、浮 遊ゲートの電子はトンネル電流により基板領域(pウェ ル)へと放出され、メモリセルトランジスタの記憶デー タは一括消去される。

【0053】図8は、データ書き込み動作での各部のバ イアス電位関係を示している。 図8では、上の説明で一 括消去された選択ブロック(即ちメモリユニットMU 内のワード線WL17について書き込みを行う場合 を示している。また、ビット線BL0では"0"データ 書き込みを行い、ビット線BL1では"1"データ書き

止)を行う場合を想定している。

【0054】この場合、図9は、図1に示すビット線中 二つのビット線BLO,BL1のみ取り出して、電位関 係を示したものである。

【0055】このデータ書き込みでは、まずビット線B LO、BL1にそれぞれ書き込み用の接地電位Vss、 書き込み禁止用の電源電位Vccが与えられる。その後 ソース線側の選択ゲート線GSLはVssに保ったま ま、他のワード線及び選択ゲート線に、Vccよりわず かに高い読み出し電圧Vread(約3.5V程度)が 10 込み電圧パルス印加と書き込み後のしきい値をチェック 与えられる。これにより、ビット線BLOにつながるN ANDセルチャネルには書き込みのための電位Vssが 伝達される。ビット線BL1につながるNANDセルチ ャネルには、書き込み禁止のためのVccが伝達される が、そのチャネル電位がVread-Vth(選択トラ ンジスタ、若しくは、メモリセルトランジスタのしきい 値電圧の内、高いしきい値電圧) だけ低下した値まで上 昇すると、選択トランジスタSSTはオフになり、チャ ネルはフローティングになる。

【0056】この状態で次に、選択ブロックのワード線 20 の内、書き込みを行わない非選択ワード線WL16およ びWL18~WL31には、読み出し電圧Vreadよ り高いパス電圧Vpass(約8V)が、書き込みを行 う選択ワード線WL17には更に高い書き込み電圧Vp gm (約16V) が、それぞれ印加される。非選択プロ ックのワード線WLO~WL15、ドレイン側選択ゲー ト線SSL、及びブロック分離選択ゲート線STLは、 電位を値Vreadのまま保つ。

【0057】この時、選択ブロック内のビット線BL1 側のチャネル領域は、初期状態の電位Vcc-Vthか 30 ら電位VpassおよびVpgmに上昇するワードとの 容量結合により、β×(Vpass-Vread)+ (Vcc-Vth)まで上昇する。電位Vpgmが与え られるワード線1本に対して、電位Vpassが与えら れるワード線数は15本であるから、ほぼ値Vpass により決まる上述のチャネル電位になる。ここで、B は、ワード線とチャネル領域の容量カップリング比であ り、約0.5である。

【0058】この時、書き込み禁止のビット線BL1側 のブロック分離選択トランジスタST1は、ゲート電圧 40 がVreadであり、チャネル電圧が上述のように昇圧 される結果、ゲート・ソース間電圧が負になりカットオ フする。即ち、書き込み禁止のビット線 BL1 側では、 メモリセルトランジスタMC171を含む選択ブロック 内のチャネル領域は、非選択ブロックであるメモリセル ユニットMUO側のチャネル領域とは切り離されたフロ ーティング状態で昇圧される。

【0059】一方、電位Vssが与えられたビット線B LO側では、ビット線BLOから伝達される電位Vss によりブロック分離選択トランジスタSTOがオン状態 50

を保つ。従って、選択されたメモリセルトランジスタM C170のチャネルまで電位Vssが伝わっている。こ の結果、書き込み電圧Vpgmが与えられた選択ワード 線WL17で駆動されるメモリセルトランジスタMC1 70では、トンネル注入による書き込み動作が起こる。 同じビット線BLOに沿った他のメモリセルでは、大き な電界がかからず、書き込みは生じない。

16

【0060】なお、実際のデータ書き込み動作は、図5 に示す制御回路57によるシーケンス制御により、書き するベリファイ (検証)動作を繰り返して、1ページ分 のデータを所定しきい値範囲に追い込むという制御が行 われる。1ページは例えば、1ワード線の範囲のビット **線数であるが、ページバッファ等との関係で1ワード線** の範囲を2ページとする場合もある。

【0061】この様なページ単位のデータ書き込みサイ クルを説明すると、まず、図5のセンスアンプ回路53 のデータラッチに連続的に書き込みデータがロードされ る。このとき、"0"が書き込み動作を行うセルデータ であり、"1"は書き込み禁止のセルデータである。書 き込みサイクルは、次のステップで構成される。

- (1) ピット線のレベルを、センスアンプにラッチされ ているデータに従って、Vss又はVccに設定する。
- (2)選択ワード線に書き込み電圧パルスを印加する。
- (3)選択ワード線を放電する。
- (4) 書き込みベリファイ読み出しを行う。

【0062】ベリファイ動作では、十分な書き込みが行 われたセルに対応するデータラッチのデータが "0" か ら"1"に変わり、それ以上の書き込み動作が行われな いようにする。ベリファイ動作のバイアス条件は、基本 的に通常のデータ読み出しの場合と同様であるが、しき い値の判定を行うために、選択ワード線に与えられる電 圧は通常の読み出しの場合の0 V より高く設定される。 このベリファイ動作で書き込みが不十分と判定されたセ ルについてのみ、次のサイクルで再度書き込み動作を繰 り返される。

【0063】図10は、データ読み出し動作での各部の 電位関係を示している。読み出しが開始されると、ビッ ト線は初期状態の電位Vb1(約1.5V)に予備充電 される。そして、選択ブロックの選択ワード線 (図10 では、WL19)の電位をVssにする以外は、選択N ANDセル内の全ての選択ゲート線およびワード線の電 位を読み出し電圧Vreadとする。これにより、

"0" データ (書き込み状態のメモリセル) を読み出す ビット線の電位はVb1を保ち、"1"データ(消去状 態のメモリセル)を読み出すビット線の電位はVBb1 からVssになる。このビット線電位の変化を、従来と 同様にセンスアンプにより"0"、"1"として判別す

【0064】以上のようにこの実施の形態によると、N

により二つのメモリセルユニットに分けて、一つのメモ

リセルユニットMU2が選択されて消去される場合のバイアス状態を示している。このとき選択ブロック(即ちメモリセルユニットMU2)内のワード線WL16WL23には電位Vssが与えられ、その他の非選択ワード線及び選択ゲート線はフローティングとして、Pウェルに消去電圧Veraが与えられる。これにより、第1の

実施の形態と同様に、選択ブロックの一括消去がなされ

18

リセルユニットを消去単位とするデータ書き換えを可能としている。これにより次のような効果が得られる。即ち、現在より微細なデザイン・ルールでNAND型EEPROMを作った場合に、メモリセルアレイを駆動する高耐圧トランジスタを配置するためには一つのNANDセル内のメモリセル数をより多くすることが必要になる。従来の方式では、NANDセルブロックがそのまま消去ブロックサイズであるから、NANDセルのメモリロ・とい数が増えると、消去ブロックサイズも大きくなってしまうが、この実施の形態によれば、消去ブロックサイズを大きくすることなく、NANDセルのメモリセル数を多くすることができる。これにより高耐圧トランジスタの配置が容易になる。また、EEPROM容量が増大した場合にも消去ブロックサイズの変更をしたくないという要請にも、応えることが可能となる。

【0065】また、データ消去後の書き込み動作時、メモリセルユニットの間に挿入されたブロック分離選択トランジスタと非選択ブロック(メモリセルユニット)の 20 ワード線には、パス電圧Vpassより低い読み出し電圧Vreadを与えた状態で非選択ブロックのチャネル領域が選択ブロックのチャネル領域と分離されるようにしている。従って、従来の構成でNANDセルブロック内に消去単位を設定して繰り返しデータ書き換えを行った場合のように、非選択ブロックのワード線にパス電圧Vpassが与えられることがなく、ストレスが低減され、信頼性が向上する。

【0066】第1の実施の形態では、一つのブロック分離選択トランジスタSTを挿入することにより、NAN 30 Dセルブロックを二つのメモリユニットに分割したが、一般的には、2º-1(n:正の整数)個のブロック分離選択トランジスタを挿入することにより、2º個のメモリセルユニットに分割することができる。またこの場合、各メモリセルユニットが2º(m:正の整数)個ずつ同数のメモリセルを含むようにすることもできるし、或いは各メモリセルユニットのメモリセル数2ºが異なるように設定することもできる。

【0067】第2の実施の形態

図11は、32個のメモリセルトランジスタからなる1 40 NANDストリングを4個のメモリセルユニットMU0 ~MU3に分割した第2の実施の形態の構成を示している。4個のメモリセルユニットMU0~MU3はそれぞれビット線BL側の選択トランジスタSST、ブロック分離選択トランジスタST0~ST2、および、ソース線SL側の選択トランジスタGSTを介してビット線BLとソース線SLとの間に直列接続されている。各メモリセルユニットは、等しく8個のメモリセルトランジスタを含む。

【0068】図12は、この実施の形態において、メモ 50 とMU1はそれぞれ2個直列接続されたメモリセルトラ

る。
【0069】図13はこの実施の形態において、ワード
の 線WL19に関してデータ書き込みを行う場合のバイアス状態を示している。この場合も選択NANDセル内の非選択プロックであるメモリセルユニットMU0, MU1, MU3のワード線の電位は全て読み出し電圧Vreadとする。選択されたメモリセルユニットMU2では、選択ワード線WL19に書き込み電圧Vpgmが、その他の非選択ワード線にはパス電圧Vpassが与えられる。これにより、ワード線WL19に沿って、ビット線BLに与えられたデータ電位に応じて、書き込み及

20 【0070】この実施の形態によっても、消去ブロック サイズを大きくすることなく、NANDセルのメモリセ ル数を多くすることができ、これにより高耐圧トランジ スタの配置が容易になる。また、EEPROM容量が増 大した場合にも消去ブロックサイズの変更をしたくない という要請にも、応えることが可能となる。

び書き込み禁止のバイアス状態が得られる。

【0071】また、データ消去後の書き込み動作時、メモリセルユニットの間に挿入されたブロック分離選択トランジスタと非選択ブロック(メモリセルユニット)のワード線には、パス電圧Vpassより低い読み出し電圧Vreadを与えた状態で非選択ブロックのチャネル領域が選択ブロックのチャネル領域と分離されるようにしている。従って、非選択ブロックのワード線にパス電圧Vpassが与えられることがなく、ストレスが低減され、信頼性が向上する。

【0072】更にこの実施の形態では、書き込み動作において、選択されたメモリセルユニットMU2の書き込み禁止のチャネル領域のリーク電流を低減化させるため、ソース線SLの電位はVccにしている。これにより、メモリセルユニットMU3のチャネル領域はVccーVthまで充電される。この様にすると、ブロック分離選択トランジスタST2にバックバイアス効果が働き、リーク電流が低減される。同時にブロック分離選択トランジスタST2に加わるドレイン・ソース間電圧も低減化でき、トランジスタST2のパンチスルーも抑えられる。

【0073】第3の実施の形態

図14は、メモリセルユニット内のメモリセルトランジスタの個数を変えた第3の実施の形態の構成を示す図である。この実施の形態では、メモリセルユニットMU0 とMU1はそれぞれる個面別堆積されたメエリセルトラ ンジスタから構成され、MU2は4個、MU3は8個の メモリセルトランジスタで構成されている。

【0074】この実施の形態によっても、消去ブロック サイズを大きくすることなく、NANDセルのメモリセ ル数を多くすることができ、その結果高耐圧トランジス タの配置が容易になる。また、EEPROM容量が増大 した場合にも消去ブロックサイズの変更をしたくないと いう要請にも、応えることが可能となる。

【0075】また、データ消去後の書き込み動作時、メ ランジスタと非選択ブロック (メモリセルユニット) の ワード線には、パス電圧Vpassより低い読み出し電 圧Vreadを与えた状態で非選択ブロックのチャネル 領域が選択ブロックのチャネル領域と分離されるように している。従って、非選択ブロックのワード線にパス電 圧Vpassが与えられることがなく、ストレスが低減 され、信頼性が向上する。

【0076】更にこの実施の形態におけるようにメモリ セル数の異なる複数種のメモリセルユニットを設ける と、データ書き換えのサイズを適宜選択することができ 20 る。従って、多様な用途に好適である。

【0077】第4の実施の形態

図15は更に、各メモリセルユニットをメモリセルトラ ンジスタ1個により構成し、ブロック分離選択トランジ スタとメモリセルトランジスタとを交互に直列接続した 第4の実施の形態の構成を示す図である。

【0078】この実施の形態によっても、消去ブロック サイズを大きくすることなく、NANDセルのメモリセ ル数を多くすることができ、その結果高耐圧トランジス タの配置が容易になる。また、EEPROM容量が増大 30 した場合にも消去ブロックサイズの変更をしたくないと いう要請にも、応えることが可能となる。

【0079】また、データ消去後の書き込み動作時、ブ ロック分離選択トランジスタと非選択ブロック(メモリ セルユニット) のワード線に、パス電圧Vpassより 低い読み出し電圧Vreadを与えた状態で非選択ブロ ックのチャネル領域が選択ブロックのチャネル領域と分 離されるようにすることで、NANDセルブロック内に 消去単位を設定して繰り返しデータ書き換えを行った場 合のストレスが低減され、信頼性が向上する。

【0080】更にこの実施の形態の場合、消去ブロック サイズが書き込みページのサイズと同じになるため、ペ ージ単位でのデータ書き換えが可能となる。

【0081】第5の実施の形態

図16は、第1の実施の形態のメモリセルアレイ構成の 場合に、ロウデコーダのなかのメモリセルユニットMU Oに対するワード線駆動回路DRVOと、メモリセルユ ニットMU1に対するワード線駆動回路DRV1とを、 メモリセルアレイのワード線方向の両端部に振り分けて 配置した第5の実施の形態の構成を示す図である。メモ 50 ると、セルサイズが219と約2倍に増大してしまう

リセルユニット数が4個以上と多い場合には、同様の手 法で、隣接する二つのメモリセルユニットでそれらのワ ード線駆動回路を左右に振り分けるようにして、メモリ セルアレイの両側にワード線駆動回路を配置する。

20

【0082】NANDセルブロック毎にワード線駆動回 路を左右に振り分ける手法は、既に特願平6-1988 40号明細書 (平成6年8月23日出願) や、米国特許 第5,517,457号明細書、米国特許第5,61 5,163号明細書等に開示されている。この発明で

モリセルユニットの間に挿入されたブロック分離選択ト 10 は、NANDストリング内をメモリセルユニットとして ブロック化しているから、そのブロック毎に、図示のよ うにワード線駆動回路を振り分けて配置することによ り、NANDストリング毎にワード線駆動回路を振り分 けた場合に比べて、レイアウト上のフレキシビリティが より向上し、コンパクトな設計が可能となる。特にデザ イン・ルールが小さくなり、一つのメモリセルユニット の幅内にワード線駆動回路の高耐圧トランジスタを配置 できない場合に、有効である。

【0083】第6の実施の形態

図17は更に、メモリセルユニットの2個ずつについ て、ワード線駆動回路DRVO, DRV1を左右に振り 分け配置した第6の実施の形態の構成を示す図である。 図16に示す第5の実施の形態の場合に比べて更にデザ イン・ルールが小さくなり、二つのメモリセルユニット の範囲内に高耐圧トランジスタを配置できない場合に は、この様なワード線駆動回路の配置とすればよい。

【0084】本発明の更に他の実施の形態を説明する前 に、図15に示す第4の実施の形態において、ブロック 分離選択トランジスタSTO~ST6をメモリセルMC 0~MC7と同様な構造にした場合の例を考え、そのレ イアウトを図20に示し、この図20のA-A′ 断面を 図21に示す。

【0085】この場合のメモリセルサイズのブロック分 離選択トランジスタ間のメモリセル数依存性を図22に 示す。ここでFはFeature size、すなわちデザイン・ル ールを示してい。また、この例においては、メモリサイ ズは1つのメモリセルユニットが16個のメモリセルで 構成されている場合を示している。

【0086】この例においては、ブロック分離選択トラ 40 ンジスタを利用して、ブロック分割することにより、従 来のNANDセルのストリングにおいて、選択トランジ スタ間のメモリセル数を少なくしていく場合に比べて、 はるかに小さな面積のメモリセルが実現できる。例え ば、選択トランジスタ若しくはブロック分離選択トラン ジスタ間のメモリセル数を1個の場合、従来のNAND セルのストリングの約半分のセルサイズが実現できる。 【0087】しかし、選択トランジスタ間のメモリセル 数が16個の場合のセルサイズを100とすると、ブロ ック分離選択トランジスタ間のメモリセル数が1個とな

(図22参照)。

【0088】図23 (a), (b), (c)を用いてこ の理由を説明する。従来型でしかも選択トランジスタ間 のメモリセル数が多い場合、メモリセル1個のサイズは 素子分離にSTI(Shallow Trench Isolation)を用い ると、ピット線ピッチ2F×ワード線ピッチ2F=4F 2 のセルサイズがほぼ実現できる(図23(a)参 照)。しかし、本発明のNANDストリングはピット線 ピッチ2F×ワード線ピッチ4F=8F² にほぼ等しく なってしまう (図23 (b) 参照)。これは、図23 (c)で示しAND型EEPROMのビット線ピッチ4 F×ワード線ピッチ2F=8F2 とほぼ同じメモリサイ ズとなる。なおこのAND型EEPROMの断面図を図 24に示す。

【0089】そこで、ブロック分離選択トランジスタ間 のメモリセル数を減らしてもメモリセルサイズが増加し ない例を本発明の第7および第8実施の形態として以下 に説明する。

【0090】第7の実施の形態

この第7の実施の形態のNAND型EEPROMは、図 20 11に示す第2の実施の形態のNAND型EEPROM において、読み出し、消去、書き込みを図25、図2 6、図27に示すように制御するようにした構成となっ ている。読み出し、書き込みに関しては、ワード線WL 19が選択された場合を考える。基本的な特徴は、常に ブロック分離選択トランジスタのゲート電圧はそれぞれ の場合、等しい電圧に制御することである。

【0091】すなわち、読み出し時は、選択ゲート線S TLO, STL1, STL2は全て、電圧Vreadに する(図25参照)。

【0092】また、消去時は選択ゲート線STL0、S TL1, STL2は全てα×Veraフローティングに する(図25)。さらに、書き込み時は選択ゲート線S TLO, STL1, STL2は全て電圧Vreadと し、選択ゲート線GSLをVssとする。選択ゲート線 STL2がVreadでも、非選択ブロックのワード線 WL24~WL31がVreadとなるため、書き込み 禁止のNANDストリング内のブロック分離選択トラン ジスタST2はカットオフする。

【0093】したがって、この第7の実施の形態のNA 40 ND型EEPROMは、図28に示すように、ブロック 分離選択ゲート線STLを共通にできる。

【0094】第8の実施の形態

本発明の第8の実施の形態は、図15に示す第4の実施 の形態において、読み出し、消去、書き込みの電圧条件 を図29、図30、図31に示すように構成したもので ある。読み出し、書き込みに関しては、ワード線WL3 が選択された場合を示している。

【0095】したがって、第7の実施と同様に、この第 8の実施の形態の構成も図32に示すようにブロック分 $50 \gamma = Ccf/(Cfs + Ccf)$

離選択ゲート線STLを共通にできる。また、ビット線 側の選択ゲートSSLも共通にした場合、第7の実施の 形態、第8の実施の形態は各々図33、図34に示すよ うに構成しても有効である。ただし、セルソース線側の 選択ゲートGSLは、書き込み時にVssにする必要が あり、これは、共通化できない。

22

【0096】なお第7および第8の実施の形態において は、ブロック分選択ゲート線を全て共通にしたが、少な くとも2つのブロック分離選択ゲート線を共通に接続し 10 ても良い。

【0097】次に本発明のNAND型EEPROMの製 造方法およびプロセスの構成を説明する。ブースタプレ ート技術が最近提案されているが、これと同様なプロセ スを本発明の製造方法に利用すれば良い。

【0098】まず、提案されたブースタプレートなる導 電体を用いて非書き込みNAND列のチャネル電位を高 くし、かつ、書き込み/消去/読み出しの電圧を低下さ せるNAND型EEPROMについて説明する。

【0099】 このNAND型EEPROMについては文 献 (J.D.Choi et al., "A Novel Booster Plate Techno logy in High Density NAND Flash Memories for Volta ge Scaling-Down and Zero Program Disturbance," in Symp. VLSI Technology Dig. Tech. Papers, June 1996, pp.238-239) に記載されている。

【0100】図35は、ブースタプレートを有するNA ND型EEPROMの構成を示す斜視図であり、このN AND型EEPROMは次のように構成されている。図 35に示すように、基板70はゲート絶縁膜71を介し て浮遊ゲート72が形成され、この浮遊ゲート72上に 30 ONO膜73を介して制御ゲート74が形成されてい る。そして、さらに前記制御ゲート74上にはプレート 酸化膜75を介してブースタプレート76が形成されて

【0101】すなわち、上記文献のNAND型EEPR OMは、従来のNAND型EEPROMを作製した後 に、プレート酸化膜75であるCVD酸化膜(Si O₂) とタングステン・ポリサイド (poly-Siと WSix)を堆積し、その後、ポリサイド層をパターニ ングし、各ブロックの全メモリセル・トランジスタを覆 うプースタプレート76を形成したものである。

【0102】メモリセルの動作は、基本的には従来のN AND型EEPROMとほぼ同様であるが、ブースタプ レート76には、書き込み時に書き込み電圧が、また消 去時にOVがそれぞれ印加される。

【0103】ところで、前記ブースタプレートには2つ の利点がある。一つは、書き込みの際の容量カップリン グァが大きくなることである。ブースタプレートがない 従来のNAND型EEPROMにおいて、容量カップリ ングァは、

いる。

と表わされる。ここで、Ccfは制御ゲート(ワード 線)74と浮遊ゲート72間の容量であり、Cfsは浮 遊ゲート72と基板70間の容量である。一方、ブース タプレート76を付加した場合の容量カップリング比ァ

 $\gamma b = (C c f + C b f) / (C f s + C c f + C b$ f)

と表わされ、従来のブースタプレートがない場合のアよ りも大きくなる。したがって、書き込み時の書き込み電 圧を低下できる。ここで、Cbfはブースタプレート7 10 6と浮遊ゲート72間の容量である。

【0104】また、消去時の容量カップリング比は、 $(1-\gamma b)$ で表わされるため、基板70と浮遊ゲート 72間の電位差を大きくでき、従来よりも高速な消去、 あるいは、消去電圧を低下することが可能となる。ま た、アbが大きくなることによって、読み出し時におけ るパス・トランジスタへの印加電圧も低下できる。

【0105】もう一つの利点は、制御ゲート(ワード 線) 74とチャネル間の容量カップリング比が大きくな ることである。ブースタプレート76がある場合の容量 20 カップリング比Bbは、

Bb = (Cox + Cboot) / (Cox + Cboot)+Cj)

と表わされる。ここで、Coxは制御ゲート(ワード 線)74とチャネルとの間のゲート容量の総和、Cbo o tはブースタプレート76とチャネルとの間のゲート 容量の総和、Cjはセルトランジスタのソースおよびド レインの接合容量の総和である。したがって、書き込み 時にパス・トランジスタの電圧を過度に高めなくても、 書き込み禁止のNAND列のチャネル電位を高くするこ 30 とができ、誤書き込みに対するマージンが向上できる。 【0106】このブースタプレートをブロック分離選択 ゲート線に利用すれば良い。

【0107】次に本発明のNAND型EEPROMの製 造方法について説明する。 図36~図50は、本発明の NAND型EEPROMの製造工程を示す図である。図 36, 39, 42, 45, 48は、本発明のNAND型 EEPROMの製造工程における平面図であり、図3 7,40,43,46,49はそれぞれの製造工程にお ける平面図中のX-X'に沿った断面図、図38,4 1,44,47,50はそれぞれの製造工程における平 面図中のY-Y'に沿った断面図である。

【0108】図36~図38に示すように、p形シリコ ン基板81上にメモリセルnウェル82を形成し、この メモリセルnウェル82内にメモリセルpウェル83を 形成する。このメモリセルpウェル83上に、フィール ド酸化膜 (素子分離絶縁膜) 84を形成する。以下に上 記フィールド酸化膜84で囲まれた領域への、NAND セル、ここでは4個のメモリセルトランジスタとそれを ルの製造方法を示していく。

【0109】前記メモリセルpウェル83上にフィール ド酸化膜84を形成後、図39~図41に示すように、 膜厚が5mm~20mmの熱酸化膜からなる第1のゲー ト絶縁膜85を成膜する。さらに、この第1のゲート絶 緑膜85上に、膜厚が1000nm以上の第1の多結晶 シリコン膜あるいはシリサイド膜と多結晶シリコン膜と の積層膜あるいは金属膜からなるブースタプレート86 を成膜する。

【0110】続いて、図40に示すように、マスク材と するシリコン窒化膜 (SiN) 87をリソグラフィ法に より形成し、さらにこのシリコン窒化膜87の側面に側 壁88を形成する。 そして、 このシリコン窒化膜87お よび側壁88をマスクとして、図43に示すように、前 記第1のゲート絶縁膜85およびブースタプレート86 を制御ゲート線方向に沿った線状にエッチング加工す る。

【0111】次に、図42~図44に示すように、膜厚 が5nm~10nmの熱酸化膜からなる第2のゲート絶 緑膜89を成膜する。この第2のゲート絶縁膜89上 に、膜厚が1000nm以上の第2の多結晶シリコン膜 あるいはシリサイド膜と多結晶シリコン膜との積層膜あ るいは金属膜からなる浮遊ゲート90を成膜する。さら に、図44に示すように、制御ゲート線方向の隣接する フィールド酸化膜84上で浮遊ゲート90間の分離溝9 1を形成する。

【0112】その後、前記浮遊ゲート90上に、膜厚が 15nm~40nmの第3のゲート絶縁膜92を形成す る。さらに、この第3のゲート絶縁膜92上に、膜厚が 100nm~400nmの第3の多結晶シリコンあるい はシリサイド膜と多結晶シリコン膜との積層体あるいは 金属からなる膜93を堆積する。

【0113】次に、図45~図47に示すように、上記 膜93と浮遊ゲート90を、互いに隣接するブースタブ レート86間及びブースタプレート86の上面の一部上 で残存するように、セルフアラインでエッチング加工す る。これにより、ワード線(制御ゲート)93、選択ゲ ート線93a及び浮遊ゲート90を形成する。

【0114】その後、NANDセルのドレイン部とソー 40 ス部に、イオン注入によりN⁺ 層184を、セルフアラ インで形成する。この際、NANDセルのメモリセルト ランジスタ間のドレイン/ソース領域はブースタプレー ト86で覆われているため、N⁺ 層が形成されない。 【0115】次に、図48~図50に示すように、第4 の絶縁膜95を全面に堆積し、この第4の絶縁膜95に コンタクト孔96を開ける。さらに、このコンタクト孔 96にタングステンプラグ97を埋め込み、このタング ステンプラグ97に接続されるアルミニウム(A1)か らなるビット線98を配設する。そして、パシベーショ 挟む2つの選択ゲートトランジスタからなるNANDセ 50 ン膜99で全面を覆う。以上により、本発明のNAND

26 レイアウト図。

型EEPROMは完成する。最後に、図46、図48のA,B,Cで示したブロック分離選択ゲート線をメモリアレイ端、若しくは、サブアレイ端で電気的に共通になるように、その他の配線若しくは、同一の配線で結線する。

[0116]

【発明の効果】以上のようにこの発明によれば、1つのNANDセルブロック内に複数の消去ブロックを設定することが可能であり、消去ブロックサイズを増やすことなく、1つのNANDストリング内のメモリセルの個数 10を増やすことを可能としたNAND型EEPROMが得られる。

【図面の簡単な説明】

- 【図1】この発明の第1の実施の形態によるNAND型 EEPROMのメモリセルアレイの等価回路。
- 【図2】第1の実施の形態にかかるメモリセルアレイの レイアウト。
- 【図3】図2に示す切断線A-A′に沿った断面図。
- 【図4】図2に示す切断線B-B'に沿った断面図。
- 【図5】第1の実施の形態のNAND型EEPROMの 20 ブロック構成を示す図。
- 【図6】第1の実施の形態のNAND型EEPROMのセンスアンプ構成を示す図。
- 【図7】第1の実施の形態のNAND型EEPROMの データ消去動作のバイアス関係を示す図。
- 【図8】第1の実施の形態のNAND型EEPROMの データ書き込み動作のバイアス関係を示す図。
- 【図9】図8のバイアス関係をメモリセルアレイ上で示す図。
- 【図10】第1の実施の形態のNAND型EEPROM 30 のデータ読み出し動作のバイアス関係を示す図。
- 【図11】第2の実施の形態にかかるメモリセルアレイ の構成を示す図。
- 【図12】第2の実施の形態でのデータ消去動作のバイアス関係を示す図。
- 【図13】第2の実施の形態でのデータ書き込み動作の バイアス関係を示す図。
- 【図14】第3の実施の形態にかかるメモリセルアレイ の構成を示す図。
- 【図15】第4の実施の形態にかかるメモリセルアレイ 40 の構成を示す図。
- 【図16】第5の実施の形態にかかるワード線駆動回路 の配置を示す図。
- 【図17】第6の実施の形態にかかるワード線駆動回路 の配置を示す図。
- 【図18】従来のNAND型EEPROMのメモリセル アレイ構成を示す図。
- 【図19】従来のNAND型EEPROMのデータ消去、読み出し及び書き込みのバイアス関係を示す図。
- 【図20】第4の実施の形態によるメモリセルアレイの 50

レーケット 回。 【図21】第4の実施の形態によるメモリセルアレイの

- 【図21】第4の実施の形態によるメモリセルアレイの 断面図。
- 【図22】選択トランジス間のメモリセル数とセルサイズとの関係を示すグラフ。
- 【図23】各メモリセルのサイズを説明する図。
- 【図24】AND型EEPROMの断面図。
- 【図25】第7の実施の形態のデータ読出し動作のバイ アス関係を示す図。
- 10 【図26】第7の実施の形態のデータ消去動作のバイアス関係を示す図。
 - 【図27】第7の実施の形態のデータ書込み動作のバイアス関係を示す図。
 - 【図28】第7の実施の形態にかかるメモリセルアレイ の構成を示す図。
 - 【図29】第8の実施の形態のデータ読出し動作のバイ アス関係を示す図。
 - 【図30】第8の実施の形態のデータ消去動作のバイア ス関係を示す図。
- 【図31】第8の実施の形態のデータ書込み動作のバイ アス関係を示す図。
 - 【図32】第8の実施の形態にかかるメモリセルアレイ の構成を示す図。
 - 【図33】第7の実施の形態の変形例にかかるメモリセルアレイの構成を示す図。
 - 【図34】第8の実施の形態の変形例にかかるメモリセルアレイの構成を示す図。
 - 【図35】ブースタプレートを有するNAND型EEP ROMの構成を示す斜視図。
- 0 【図36】本発明によるNAND型EEPROMの製造 工程における平面図。
 - 【図37】図36に示す切断線X-X'に沿った断面図。
 - 【図38】図36に示す切断線Y-Y'に沿った断面図。
 - 【図39】本発明によるNAND型EEPROMの製造工程における平面図。
 - 【図40】図39に示す切断線X-X'に沿った断面図.
- 40 【図41】図39に示す切断線Y-Y'に沿った断面図。
 - 【図42】本発明によるNAND型EEPROMの製造工程における平面図。
 - 【図43】図42に示す切断線X-X'に沿った断面図。
 - 【図44】図42に示す切断線Y-Y'に沿った断面図。
 - 【図45】本発明によるNAND型EEPROMの製造 工程における平面図。
 - 【図46】図45に示す切断線X-X' に沿った断面

28

図。

【図47】図45に示す切断線Y-Y' に沿った断面 図

【図48】本発明によるNAND型EEPROMの製造 工程における平面図。

【図49】図48に示す切断線X-X'に沿った断面 図

【図50】図48に示す切断線Y-Y'に沿った断面図。

【符号の説明】

1 NANDセルブロック

MC メモリセルトランジスタ

SST, GST 選択トランジスタ

ST ブロック分離選択トランジスタ

WL ワード線

BL ピット線

SL ソース線

SSL, GSL, STL 選択ゲート線

MUO~MU3 メモリセルユニット

51 メモリセルアレイ

52 ロウデコーダ

53 センスアンプ回路

54 カラムデコーダ

10 55 カラムゲート

56 昇圧回路

57 制御回路


DRV0, DRV1 ワード線駆動回路

【図1】


1 NANDセルブロック BL0 BL4223 MCO WLO -MC1 MUO MC15 ST STL MC16 MC17 MC17 MUI ₩ GST **GST** GSL.


【図2】

【図15】




【図4】





【図6】



【図8】


【図10】

[データ書込み]

「アーテ書込み」	
	電位
SSL	Vread
非選択ブロックWL0~WL15	Vread
STL	Vread
選択ブロック内非選択ワード線 WL16,WL18〜WL31	Vpass
選択ブロック内選択ワード線 WL17	Vpgm
GSL.	Vss
で告込みピット線BLO	eaV
当で書込みピット部BL1	Vac
SL	Voc
рウェル	Vas

[デー	夕饒出	{L}


	電位
SSL	Vread
非選択ブロックWL0~WL15	Vread
STL.	Vread
選択ブロック内非選択ワード線 WL16~WL18,WL20~WL31	Vread
選択ブロック内選択ワード袋 WL19	Vss
GSI.	Vread
"0"蛇出しビット##BL0	Vbl→Vbl
"1"院出しビット線BL1	Vbl→V5S
SL	Vss
pウェル	Vss



【図16】 【図17】 BLO BL4223 MUO WLO ワード線駆動国路 MU1 WL1 ワード線駆動国路 MU2 DRIVO* MU3 - DRV1 DRVO DRV1 WL31

【図18】

【図19】




	消去	凝出し	普込み
選択WL	0	0	Vpgm
非選択WL	F	Vread	Vpass
SSL	F	Vread	Voc
GSL	F	Vread	0
"O"BL	F	1.5	0
"1"BL	F	0.7	Vœ
pウェル	Vera	a	0

注) 消去時においては、選択WLは選択プロック内のワード線 を示し、非選択WLは非選択プロック内のワード線を示す。

【図25】


【図21】

[データ読出し]




	電位
SSL	Vread
非選択ブロックWL0~WL15,WL24~WL31	Vread
STL0,STL1,STL2	Vread
選択ブロック内非選択ワード線 WL18〜WL18,WL20〜WL23	Vread
- 選択ブロック内選択ワード線 WL19	Vss
GSL.	Vread
*0*錠出レビット線BL0	VbI→VbI
"1"淀出しピット参印に1	VbI→Vss
SL	Vss
ρウェル	Vss

LOCOS




【図23】

【図24】



【図35】



	電位
SSL	αxVeraフローティング
非選択プロック WLD-WL7 WL8-WL15 W1.24~WL31	αxVeraフローティング
STL0,STL1,STL2	αxVeraフローティング
GSL.	αχVeraフローティング
BL.	Vera-VI
SL	Vera-Vf
選択ブロック WL16~WL23	Vss
pウェル	Vera

【図27】

[データ書込み]


	電位
SSL	Vread
非選択ブロックのワード線 WL0~WL7 WL8~WL15 WL24~WL31	Vread
STL0,STL1,STL2	Vread
選択ブロック内非選択ワード線 WL16〜WL18,WL20〜WL23	Vpass
選択ブロック内選択ワード線 WL19	Vpgm
GSL	Vss
SL	Voc
ρウェル	Vss

【図29】

[データ読出し]

	電位
SSL	Vread
非選択ブロックWLO~WL2,WL4~WL7	Vread
STLO~STL6	Vread
選択ブロック内選択ワード線 WL3	Vss
GSL	Vread
で読出しビット盤BL0	Vbl→Vbl
*1 *弦 出しピット 線 BL1	Vb⊢+Vss
SL	Vss
рウェル	Vss

【図28】





【図30】


[データ消去]


	近 称
SSL	αχVeraフローティング
非選択ブロック WLD〜WL2 WL4〜WL7	αχVeraフローティング
STLO,STL1,STL2~STL6	αχVenaフローティング
GSL	axVeraフローティング
BL	Vera-Vf
SL	Vera-Vt
選択ブロック WL16~WL23	Vss
ρウェル	Vera

【図37】












(図45) (図50) (Z50) (Z50





【図49】



フロントページの続き

(51) Int. Cl. ⁷

識別記号

FΙ

テーマコード(参考

H01L 29/792